RV32I控制单元设计与实现

作者：张迅珍; 梁青; 李涛

来源：微电子学与计算机, 2018, 35(03): 74-82.

DOI：10.19304/j.cnki.issn1000-7180.2018.03.016

• RISC-V
• Cache
• DDR
• 三级流水线
• 有限状态机
• Verilog HDL

针对新型开源精简指令集架构RISC-V指令集,设计了一款支持32位基本指令集的处理器(RV32I),其外围电路包含快速存储(QMEM)、高速缓存(Cache)和双倍速率同步动态随机存储器(DDR)等存储设备,主要描述其控制单元的设计与实现.设计采用经典三级流水线,即取指、译码和执行,通过有限状态机支持流水线,并且使用可综合的Verilog HDL语言描述,预留中断异常控制模块.仿真结果表明,该控制单元能够实现流水线正常稳定的运转.

• 单位
  电子工程学院; 西安邮电大学