摘要

设计并实现了一种基于FPGA的二进制连续相位调制(CMP)解调器。该解调器针对二进制部分响应调制方式,采用Viterbi译码方法进行解码。文中针对路径度量值随着译码序列增长可能发生溢出的现象,提出了一种新的防止路径度量值溢出方法。最后使用VHDL硬件描述语言将该解调器的设计进行实现,运用Modelsim仿真软件进行了功能仿真,并将仿真结果与MATLAB数据比较分析。该解调器的FPGA设计能够得到正确的解码结果,最终证明了该方法的有效性。