基于忆阻器的LSTM神经网络存内计算架构设计

作者：叶沁桐

来源：集成电路应用, 2023, 40(10): 18-21.

DOI：10.19339/j.issn.1674-2583.2023.10.007

• 集成电路设计
• 存内计算
• 忆阻器
• 神经网络
• 硬件加速

阐述一种基于忆阻器阵列的存内计算宏电路,用于加速循环神经网络(RNN)中的长短期记忆神经网络(LSTM)。长短期记忆神经网络能够更容易地捕捉深层连接,并改善梯度消失和梯度爆炸现象。传统的LSTM硬件加速器使用乘法器与加法器实现网络中最频繁的点积操作,硬件系统中的计算资源决定了整个网络的加速效率,同时,权重等参数在内存与计算单元之间的通信也带来了较大的功耗。