异步式逻辑保障片上网络传输可靠性的研究

作者：陈俞强; 刘怡俊; 胡选子

来源：半导体技术, 2011, (12): 933-939.

• 片上网络
• 异步式逻辑设计
• 片上系统
• 异步式网络架构
• 可靠片上网络传输 network-on-chip
• asynchronous logic design
• system-on-chip
• asynchronous network architecture
• reliable of network-on-chip transmission

随着Si技术的持续发展,片上系统(SoC)的规模和复杂度的增长给传统的片上互连,如总线结构,带来了前所未有的挑战。片上网络[1-2]是片上系统的一种新设计方法,是目前公认应对这种挑战较为有效的解决方案。半导体工艺进入深亚微米时代后,片上网络的可靠性也越来越成为人们关注的问题。将在研究如何应用异步式逻辑保障片上网络互连数据传输的可靠性和服务质量,提出了一个异步式片上网络的架构。通过实验证明,异步式逻辑将极大提高集成电路在应对电源不稳定性、导线间串扰、电磁干扰(EMI)、时钟偏斜和软错误方面的可靠性。采用全局异步局部同步的时钟机制,该方法带来了一种全新的片上通信方法,显著改善了传统总线式系统的性能...

• 单位
  广东工业大学; 东莞职业技术学院