SDH/SONET支路时钟抖动衰减数字锁相环设计

作者：叶波; 罗敏; 王紫石

来源：半导体技术, 2009, 34(1): 27-30.

DOI：10.3969/j.issn.1003-353X.2009.01.009

• 数字抖动
• 衰减
• 数字锁相环

提出了一种新的光纤通信网络中SDH/SONET支路时钟抖动衰减设计方法.采用全数字锁相环技术和可编程的方法,根据不同类型的PDH信号,配置相应的增益和衰减因子,使得时钟的抖动衰减收敛速度可调节,能快速的达到国际电信联盟ITU-T标准规定的抖动范围.对于E3信号,滤波组合为100 Hz～800 kHz时,最大峰峰抖动为0.05 UI,滤波组合为10～800 kHz时,最大峰峰抖动小于10-3 UI.该方法电路实现结构简单,可广泛应用于光纤通信领域.

• 单位
  复旦大学