摘要
在超高速SerDes接口中,信道引起的损耗成为高速SerDes接收机性能表征和一致性测试的关键因素。为解决超高速多接口类型SerDes信道补偿性能一致性测试问题,设计和实现一种支持多种接口类型的损耗控制板,采用统一的硬件结构,并对多通道高速链路阻抗一致性和S参数进行时域和频域仿真优化及实际测试。仿真和测试结果表明,所设计的超高速多接口类型损耗控制板,能够为56 Gbps PAM4高速信号提供-38 dB信道损耗,能够模拟CEI-56G-LR/MR/VSR、CEI-28G-LR/MR/SR/VSR接口类型下信道损耗。
-
单位信息工程大学