科研之友
微信
新浪微博
Facebook
分享链接
摘要
VerilogHDL作为描述数字电路的通用语言，在大规模设计中一般采用层次化和结构化的设计方法。为了在获得较优的电路面积结果的同时提高综合后输出网表的可读性，使用Python和正则表达式对Verilog代码进行层次化展平处理，用模块内的设计代码替换实例化语句。打平层次结构后，设计代码变为没有层次的、不带参数、不带可选择配置的扁平链式结构，提高了代码的可维护性。此实践项目难度适中，有助于学生深入理解Verilog HDL的语法结构和EDA软件的工作原理，提高了学生的设计实践能力。
-
单位物理与电子学院; 中南大学
