兼容TTL电平的高速CMOS端口电路设计

作者：邱旻韡; 黄登华; 屈柯柯

来源：电子与封装, 2023, 23(08): 56-59.

DOI：10.16257/j.cnki.1681-1070.2023.0108

• TTL电平兼容
• 高速CMOS端口电路
• 传输延迟时间

基于0.8μm CMOS工艺设计了全新的兼容晶体管-晶体管逻辑（TTL）电平的高速CMOS端口电路，该端口电路不仅可以实现与TTL兼容的输入电平，还具有传输延迟时间短的优点。电路工作温度为-55～125℃。电路在工作电压为5 V时，输入翻转电平为1.3 V，传输上升延迟时间小于1 ns，下降延迟时间小于1 ns。

• 单位
  中国电子科技集团公司第五十八研究所