高速以太网中高性能相位插值器的设计

作者：田晓成; 李海华

来源：电子技术, 2020, 49(07): 20-22.

• 集成电路设计
• 相位插值器
• 时钟数据恢复电路
• 以太网
• 线性度
• 高精度

为了应用于高速以太网时钟数据恢复电路中的时钟产生部分,基于TSMC 28nm CMOS工艺,设计了高精度高线性度的相位插值器电路。在分析了传统相位插值器结构后,设计中改进了该相位插值器的结构,提升了电路的线性度。其中采用8bit数字编码,理想情况下在每个象限内的插值精度为1.40625°,具有很高的精度。在仿真结果中表明整体电路的微分非线性(Differential non-linearity,DNL)为0.19LSB,积分非线性(Integral non-linearity, INL)为-1.5LSB,电路所占用芯片的面积为74μm×93μm。在电源电压为0.9V的情况下,电路的总功耗为6.42mW。。

• 单位
  上海交通大学