科研之友
微信
新浪微博
Facebook
分享链接
摘要
针对当前数字预失真系统的软核处理能力较差、速度较慢等问题，提出了一种基于Zynq和AD9361联合预失真的架构。该架构具有高集成度、高计算效率的特点。功率放大器的数字模型采用记忆多项式模型，并采用新提出的基于查找表和卷积模块的硬件实现方法，更易于工程实现。自适应算法采用归一化最小均方误差算法，结合正交频分复用技术调制信号，分析、仿真和实验证明，在记忆深度为Q、非线性阶数为K、运算单元延迟分别为P与M时，新提出的预失真器结构的硬件乘法器消耗相较于目前常用的多项式与查找表结构分别减少了Q个和2Q+3个，同时其运算周期相较于目前常用的记忆多项式与查找表实现方式分别降低了(3K-1)P与M个。通过频谱仪观察预失真后的信号，其邻信道功率比改善了10 dBc左右。
- 单位
