本发明公开了一种应用于高分辨率时间数字转换器的整数周期测量电路,包括延迟匹配模块、延迟路径选择模块、计数器模块以及计数值读取模块；start信号和clock信号经过相同的延迟匹配模块进入计数器模块,启动计数器开始计数；延迟路径选择模块比较clock信号和stop信号的相位差输出后,stop信号选择长延时路径或短延时路径,触发计数值读取模块读取计数器输出作为整个电路输出值。本发明应用延迟匹配和读取信号延迟路径选择技术,能够精准测出待测时间间隔的整数周期的值。
科研之友
微信
新浪微博
Facebook
分享链接
