科研之友
微信
新浪微博
Facebook
分享链接
摘要
设计了一种基于CSMC 0.25μm CMOS工艺的高性能全差分输入的折叠式共源共栅运算放大器电路。该电路由折叠式共源共栅运放模块、差分输出模块与共模负反馈模块组成,具有单位增益带宽高、稳定性好、开环增益大等优点。通过Cadance对此电路进行进一步的设计优化与仿真,表明该电路在5 V电源电压下,直流开环增益为115 d B、单位增益带宽为30 MHz、共模抑制比为185 d B、相位裕度为66°,达到了预期的设计目标。
-
单位解放军理工大学
