基于FPGA的卷积神经网络硬件加速器设计空间探索研究

作者：郭谦; 贺光辉

来源：微电子学与计算机, 2020, 37(08): 66-71.

DOI：10.19304/j.cnki.issn1000-7180.2020.08.013

• 卷积神经网络硬件加速器
• 设计空间探索
• 细粒度流水线

为了解决基于FPGA的卷积神经网络硬件加速器资源分配的问题,提出一种基于细粒度流水线架构的设计空间探索方法.为了提高吞吐率,该方法主要使用了三种技术:1)通过对DSP进行多阶段分配,实现各级流水线平衡;2)利用可调节的中间值缓存,协调BRAM和DDR带宽资源;3)利用深度可分解卷积替换部分卷积层,减少网络整体计算量.为了验证提出的设计空间探索方法,在ZC-706FPGA上实现了YOLO2-tiny网络,结果表明与同类设计相比,本设计的吞吐率与能效比高,整体延时低.

• 单位
  上海交通大学