一种全速率线性25Gb/s时钟数据恢复电路

作者：张书豪; 黄启俊; 常胜; 王豪; 何进^*

来源：半导体光电, 2023, 44(03): 344-349.

DOI：10.16818/j.issn1001-5868.2023022102

• 光通信
• 时钟数据恢复
• 线性鉴相器
• 鉴频器
• CMOS

面向高速光通信系统的应用，提出了一种全速率线性25 Gb/s时钟数据恢复电路(Clock and Data Recovery Circuit, CDRC)。CDRC采用了混频器型线性鉴相器和自动锁频技术来实现全速率时钟提取和数据恢复。在设计中没有使用外部参考时钟。基于45 nm CMOS工艺，该CDR电路从版图后仿真结果得到：恢复25 Gb/s数据眼图的差分电压峰峰值Vpp和抖动峰峰值分别为1.3 V和2.93 ps;输出25 GHz时钟的差分电压峰峰值Vpp和抖动峰峰值分别为1 V和2.51 ps,相位噪声为-93.6 dBc/Hz@1 MHz。该芯片面积为1.18×1.07 mm2,在1 V的电源电压下功耗为51.36 mW。