图像二值化处理硬件加速引擎的设计

作者：阳欣; 魏可; 宋宇鲲; 张多利

来源：合肥工业大学学报(自然科学版), 2021, 44(11): 1495-1499+1517.

DOI：10.3969/j.issn.1003-5060.2021.11.010

• 图像二值化处理
• 图像加速
• 行缓存
• 流水线处理

针对图像二值化处理耗时长、内存消耗大等缺点,文章在Box Filter算法的基础上提出了一种图像二值化处理硬件加速架构。基于该架构的硬件电路只需(图像宽度×阈值窗口宽度)字节图像缓存,在150 MHz时钟频率下,每秒能处理240张640×480分辨率的图片,具有电路面积小、加速效率高等优点。经过FPGA原型验证后,该电路被集成于QR码识别系统中,并已在SMIC 110 nm工艺下流片。芯片的测试结果表明,图像二值化处理加速电路功能正确,且取得了良好的实时性处理效果。

• 单位
  合肥工业大学