为了在400 Gb/s以太网物理编码子层（PCS）中实现高速纠错编码，设计了一种递推RS（544，514）编码电路，通过组合递推因子、输入数据和寄存器数据，可以得到递推RS编码的推导结果。采用VCS+Verdi软件对RS编码电路、递推RS编码电路进行仿真，并使用Nangate 45 nm开源工艺进行综合测试。仿真与测试结果表明：相较于直接并行RS（544，514）编码，使用递推RS编码可以大幅度减小时间开销；32路递推RS（544，514）编码的面积降低了68％，功耗降低了60％。
科研之友
微信
新浪微博
Facebook
分享链接
