全尺寸效应的MOS晶体管优化SPICE局域失配模型

作者：张瑜; 商干兵; 舒颖

来源：中国科技信息, 2022, (22): 50-52.

<正>随着半导体制造技术的不断进步，CMOS工艺器件制造工艺已经发展到了纳米级别，元件尺寸不断减小，集成电路结构及版图复杂化程度不断提高，器件彼此之间不匹配现象也随之越来越严重，从而在一定程度上影响到射频/模拟集成电路的性能，甚至会导致电路不能正常工作。这一失配现象会影响到多路模拟系统、差分对、电流镜、带隙基准电压源、A/D转换器、D/A转换器这些基本的模拟电路单元结构；在数字系统这类大规模存储器的设计中，也必须考虑晶体管失配对子存储单元时钟信号的影响，因此匹配也同样重要。在一定程度上来说，在特定工艺下器件失配程度决定了电路的最终设计精度和成品率。