摘要

根据某宽带信号接收机中实时信号处理的需求,提出了一种基于FPGA的抽取比可配置的且免混频的数字下变频的设计方案。根据数字下变频中混频模块的工作原理,提出了一种免混频的实现方法。利用Matlab中进行滤波器的仿真,获取滤波器的相关参数,在此基础上编写Verilog HDL程序,实现了各个模块,最后将程序下载到Xilinx公司的Zynq系列FPGA中测试与验证,得到I/Q信号波形和数据;通过Matlab中计算此数据的频谱,验证了设计的有效性和可行性。