基于FPGA的串行接口时钟电路的设计

作者：郭来功

来源：现代电子技术, 2007, (18): 42-44.

DOI：10.16652/j.issn.1004-373x.2007.18.006

• FPGA
• 串行接口
• VHDL
• 格雷码 FPGA
• serial interface
• VHDL
• Gray code

串行接口时钟芯片在电子系统中有着广泛的应用;介绍一种基于FPGA的多功能实时时钟芯片的设计方法,该芯片通过串行接口与外围通信;内置时钟提供了年、月、日、周、时、分、秒等信息,采用格雷码分频能减少系统功耗,内置RAM可以存储临时信息;仿真结果达到提出的要求,可以采用CSMC的0.6μm工艺进行流片。

• 单位
  安徽理工大学