科研之友
微信
新浪微博
Facebook
分享链接
摘要
雷达测距测速应用中的精确性取决于时间上的高分辨率，而传统基于有限长单位冲激响应(finite impulse response, FIR)滤波的高精度延时设计所需的滤波阶数过高，滤波处理较慢且复杂。为了加快滤波速度和节省硬件资源，将数字内插与多相滤波技术结合，提出了一种基于多相滤波的高精度延时设计方案。根据延时精度对FIR滤波系数向量重新排序，依据延时量大小选择多相子滤波器对采样序列进行滤波处理，实现小于整数倍采样间隔的高精度延时，具有滤波速度快、节省硬件资源的特点。仿真分析延时信号的相位，表明了所提多相滤波方案可实现高精度延时。借助现场可编程逻辑门阵列(field programmable gate array, FPGA)平台，时钟频率为245.76 MHz时，实测的延时精度可低至0.509 ns。
- 单位
