IBIS Plus模型在DDR I/O抖动分析中的应用

作者：白春蕾; 王海三; 郭胤; 于全东; 万超

来源：中国集成电路, 2019, Z1: 65-85.

• DDR接口
• SSN
• IBIS Plus
• 抖动分析

在高速并联数字接口的设计中,如DDR接口,Simultaneously Switching Noise(SSN)可能会引起系统的噪声或时序裕量的减小,从而影响系统性能,故是一种需要认真分析的现象。在分析中,PISI仿真常用的I/OBuffer Information Specification(IBIS)模型并不能表征SSN导致的抖动,而通常的SSN分析方法是使用I/O的Spice模型进行系统级的仿真,其往往存在仿真时间极长、仿真收敛困难的问题。在本文中,IBISPlus模型被产生和验证,并应用到了对DDR接口的SSN和抖动分析中。结果表明,IBISPlus模型具有仿真精度高、仿真时间短、仿真收敛性好的优点,其为高速数字接口的SSN和抖动分析提供了一种新的高效可靠的的方法。