一种高电源抑制比的低压差线性稳压器设计

作者：王永春

来源：集成电路应用, 2023, 40(05): 11-13.

DOI：10.19339/j.issn.1674-2583.2023.05.005

• 电路设计
• 电源抑制比
• 线性稳压器
• 环路稳定性

阐述一款高PSRR的LDO电路设计，给出了基本结构线性稳压器的电源抑制比计算，然后根据计算给出电路实现，探讨在高频段范围，一个电源扰动的抵消设计。这个LDO器件在5V 0.18μm CMOS工艺上实现，并且在100kHz的频率范围内实现了>60db的电源抑制比。