高速并行BCH译码器的VLSI设计

作者：金婕; 于敦山

来源：北京大学学报(自然科学版), 2009, (2): 233-237.

DOI：10.3321/j.issn:0479-8023.2009.02.009

• 并行BCH译码器
• 判决树
• 并行伴随式计算
• 错误位置多项式

提出了一种用于光通信前向纠错码译码的高速并行二进制BCH(Bose-Chaudhuri-Hocquenheim)译码器的电路结构.同时提出了一种新颖的伴随式并行计算的结构,该结构面积小速度快.针对纠错位数为3的情况,基于直接求解的判决树算法,推导出一组易于硬件实现的无除法的错误位置判决多项式,该推导方法可用于纠错位数少于5的情况.基于提出的并行结构,在SIMC 0.18 μm的标准CMOS工艺下

• 单位
  北京大学