摘要

电荷泵锁相环(charge pump phase-locked loop,CPPLL)作为频率合成器(frequency synthesizer,FS),广泛应用于接收机中来提供低杂散、低噪声、高频谱纯度的本振(local oscillator,LO)信号。电荷泵(charge pump,CP)作为关键模块之一,其存在的非理想效应以及失配会带来更高相位噪声影响锁相环(phase-locked loop,PLL)频率综合器输出本振的频谱纯度。基于台积电(Taiwan semiconductor manufacturing company,TSMC) 0.18μm CMOS工艺,采用电流舵电荷泵结构并加入泄漏电流模块设计了一款低电流失配率、低相位噪声的电荷泵电路,较好地克服了传统电荷泵所存在的非理想效应,使整个电荷泵电路的相位噪声保持在较低的水平。利用Cadence Spectre对电荷泵的整体性能进行仿真。仿真结果表明,供电电压为1.8 V时,电荷泵电流为31.71μA,最大相位噪声为-230 d Bc/Hz,在0.4~1.4 V输出电压范围内最大电流失配率仅有0.22%。