降低STI效应的D触发器标准单元设计

作者：王鑫华; 李斌; 邹振杰

来源：计算机与网络, 2013, (24): 61-64.

• 浅槽隔离
• 功耗延迟积
• 标准单元设计
• 迁移率
• 版图设计 shallow trench isolation
• power delay product
• standard cell design
• mobility
• layout design

在深亚微米集成电路中,浅槽隔离(STI)效应会影响电路的性能。将NMOS管的源极有源区长度增大后,STI效应的影响会减小,D触发器的功耗延迟积也会随之减小。TCAD器件仿真同时显示,这种减小不是无限度的。这是因为STI隔离存在非理性因素,随着STI宽度减小,器件之间的漏电流也会增大。对减小STI效应的D触发器电路进行了仿真,增加NMOS有源区长度0.1?m时,其功耗延迟积比原来降低了3%。利用建库工具将D触发器的时序和功耗等信息抽取成库文件,可供数字电路综合时调用,将其做成标准单元后,加入到SMIC65nmCMOS库中可以应用于低功耗的半定制数字集成电路设计。

• 单位
  中国电子科技集团公司第五十八研究所; 中国电子科技集团公司第五十四研究所