嵌入式超长指令语音压缩处理器的VLSI实现

作者：韩大晗; 崔慧娟; 唐昆; 刘大力

来源：微计算机应用, 2006, (05): 553-556.

• 语音压缩
• 专用芯片
• 可重构体系结构
• 超长指令字
• 嵌入式处理器 speech compression
• ASIC
• reconfigurable architecture
• very long instruction word
• embedded processor

介绍了一款语音压缩专用处理器的设计思路,使用嵌入式FLASH超长指令字系统有效的提高了芯片的处理能力,同时将增强型算术逻辑单元、乘法器、乘累加器结合在一起,在改进的哈佛体系结构上实现了微控制器与DSP的单核设计。使用存储器操作指示寄存器、分层寄存器组,能够简化子程序调用方式。该微处理器采用0．25μm CMOS工艺实现,芯片面积为25mm~3。仿真结果表明,在20MHz工作频率下,芯片处理能力与50MIPS的通用DSP相当,同时能够保持原有编码质量。该处理器能够实现多种类型的语音压缩算法,可以达到对语音算法的高保密性、低复杂度、易开发性。

• 单位
  微波与数字通信技术国家重点实验室