基于quartus制作微处理器

作者：黄峻杰

来源：通信电源技术, 2020, 37(05): 16-18.

DOI：10.19399/j.cnki.tpt.2020.05.005

• quarters
• system verilog
• 中央处理器
• 随机接入寄存器
• 循环递归

阐述基于quarters的机器语言如何写一个简单的运算读存微处理器。quarters语言分为system verilog语言和HDl语言两类。两类语言的逻辑机构相差不大,但是system verilog语言从代码可读性来看更加紧凑且思路清晰,所以将采用sv文件解释微处理器的内部逻辑。微处理器由AC、IR、PC、ALU、RAM以及中央处理器(Control Unit,CU)组成。AC是一个简单的可读寄存器,主要接收ALU运算的结果并返回ALU;IR是指令寄存器,有IRU(高位)与IRL(低位)两部分,高位负责给ALU输入运算的指令,低位负责给ALU提供参与运算的值;PC类似于栈指针的结构,负责给RAM调节地址;ALU是微处理器运算的核心单元;RAM是随机接入寄存器,负责保存与缓冲指令,读取或写入数据。整个微处理器的核心中央处理器采用循环递归的思想。

• 单位
  重庆邮电大学