基于FPGA的DDFS信号发生器设计

作者：杨敏; 王利^*; 张金时; 裴水源; 罗浩

来源：自动化仪表, 2019, 40(02): 95-102.

DOI：10.16086/j.cnki.issn1000-0380.2018080050

• 直接数字频率合成
• 现场可编程门阵列
• 信号发生器
• Verilog HDL
• LCD
• DAC
• Matlab
• Flash

基于直接数字频率合成(DDFS)的基本原理,设计了基于现场可编程门阵列(FPGA)的DDFS信号发生器。给出了硬件描述语言Verilog HDL编程实现方法。信号发生器所需要的波形数据由Matlab生成,再通过Quartus将波形数据转换成. mif文件;通过调用ROM IP核的方式,将. mif文件中的波形数据导入FPGA的RAM中。采用JTAG将整个启动程序配置到EPCS flash中。上电时,FPGA从EPCS获取配置程序,使得该信号发生器可以脱离计算机独立工作。通过增加按键进行波形类型的选择,并同时调节波形频率与相位。通过增加LCD来进行显示按键数据,以便与示波器观察到的数据进行对比。该信号发生器幅值范围为0～5 V,频率范围为1～100 kHz,波形可为正弦波、三角波、方波。仿真与实际测试结果表明,该信号发生器设计合理、准确性高、结构简单、使用方便。

• 单位
  中北大学; 机电工程学院