一款低频电容倍增电路的设计

作者：夏翔; 付贤松; 邹玉峰

来源：集成电路应用, 2023, 40(09): 8-10.

DOI：10.19339/j.issn.1674-2583.2023.09.004

• 电路设计
• 锁相环
• 电容倍增
• 低频

阐述一种节能型的电容倍增电路的设计，它解决了单片集成的锁相环(Phase Locked Loop,PLL)的低通滤波器电路受限于尺寸只能外置的问题，该电路用TSMC 0.18μmBCD工艺制成，版图面积0.00975mm2，功耗0.0162mW。应用于LED TV背光系统的参考输入频率为50Hz～400kHz的PLL，由此实现单片集成。

• 单位
  天津工业大学