科研之友
微信
新浪微博
Facebook
分享链接
摘要
本文通过引入下降沿鉴相器用于比较输入时钟和反馈时钟的下降沿，然后根据比较结果调节输入时钟接收器，使得输入时钟的占空比[1]为50%。从而解决了现有的存储器时钟路径存在时钟丢失或控制电路功能异常的技术问题，极大地提高存储器对输入时钟占空比的免疫力，提高存储器的可靠性。
- 单位
本文通过引入下降沿鉴相器用于比较输入时钟和反馈时钟的下降沿，然后根据比较结果调节输入时钟接收器，使得输入时钟的占空比[1]为50%。从而解决了现有的存储器时钟路径存在时钟丢失或控制电路功能异常的技术问题，极大地提高存储器对输入时钟占空比的免疫力，提高存储器的可靠性。
