摘要

USB通信协议采用2线差分(D+/D-)信号传输数据,主机与从机(USB设备)之间没有专门的同步时钟连线,数据传输的同步信息包含在数据包的同步字段。为了保证通信可靠正确的进行,从机的数据同步时钟频率必须严格跟随主机数据比特信息的时序。为此设计了一款应用于USB音频外设的电荷泵锁相环(CPPLL),输入参考时钟采用小数分频的方式,动态跟随主机传输速率的变化,最终PLL产生的系统时钟精度可达±0.05%,锁定时间小于70μs,频率跟随范围为70 MHz~230 MHz。该设计采用0.153μm CMOS工艺流片,实测结果表明所设计时钟系统能够提供精确相位和频率的时钟,确保音频设备与主机可靠正确的通信。

  • 单位
    无锡中微爱芯电子有限公司