一种基于FPGA的任意时钟分频电路的算法与实现

作者：吴朝晖

来源：电子技术, 2021, 50(10): 4-6.

• 时钟分频器
• 计数器
• FPGA
• Verilog

为了得到控制电路中所需的各种不同的时钟频率,本文设计一种对FPGA内部时钟进行分频的通用算法。用Verilog语言描述电路时,将复杂的计算公式放在localparam语句中,由编译器来完成大量的计算。相比传统设计方法,该电路可获得一定精度的任意频率,消耗的电路资源更少。通过Modelsim仿真,下载到FPGA开发板上验证表明算法正确、有效,误差在可控范围内。

• 单位
  安徽师范大学