高效、高带宽、高可靠性的传输协议对于Chiplet异构集成技术有着至关重要的作用。为此，提出了一种面向Chiplet互连的并行传输接口协议。采用新型分层架构提升协议的灵活性和可兼容性；通过基于多路选择链的冗余通道技术提高对物理链路故障的容错性，并在硬件上实现循环冗余校验，从而提升协议的传输可靠性。为了验证提出的传输协议，在2块VC709 FPGA上实现了协议传输通路。实验结果表明，与PCIe相比，所提协议具有带宽高、接口面积小、可靠性高的优势。
科研之友
微信
新浪微博
Facebook
分享链接
