科研之友
微信
新浪微博
Facebook
分享链接
摘要
针对CMOS图像传感器的高速化设计提出了一种列级ADC电路，其采用单斜式ADC与TDC结合的方式，通过时钟信号约束比较器输出，在量化的最后一个时钟周期内产生与电压对应的时间差值。利用TDC将该差值转换为相应的数字码并与单斜式ADC的量化结果做差，实现高精度转换的同时显著提高了ADC的量化速度。基于0.18μm CMOS工艺，完成电路的具体设计、版图实现和性能验证。在模拟电压3.3 V、数字电压1.8 V、时钟频率250 MHz、输入信号范围1.5 V的条件下，10 bit ADC的信噪失真比（SNDR）达到55.74 dB，无杂散动态范围SFDR为66.79 dB，有效转换位数达到8.9 bit,DNL不超过0.3 LSB,INL不超过0.6 LSB，列级电路功耗仅为79μW，行读出量化时间压缩至1μs。为大面阵CMOS图像传感器的帧频提升提供了一种有效的ADC设计方案。
- 单位
