一种改进型可配置逻辑块的结构设计

作者：蔡宏瑞; 范继聪; 徐彦峰; 陈波寅

来源：电子与封装, 2022, 22(11): 67-71.

DOI：10.16257/j.cnki.1681-1070.2022.1113

• 可配置逻辑块
• FPGA
• 架构建模

可配置逻辑块（CLB）是FPGA中最重要的模块，其主要由查找表、选择器、触发器等子模块组成，可以通过配置来实现组合逻辑和时序逻辑，其性能直接影响到整个FPGA的表现。为了提高CLB的利用率和性能，提出了一种改进型的CLB结构。基于VPR平台对修改后的CLB结构进行架构建模，选用不同类型的基准电路测试了CLB结构对延时和面积等性能的影响。实验结果表明，改进后的结构在关键路径延时平均增大8.86%的前提下，所用CLB数量节省了24.88%，总面积减小了12.95%。且该结构能够在VPR中被正确描述与解析，测试结果对FPGA的结构设计与分析具有参考价值。

• 单位
  无锡中微亿芯有限公司