针对高性能计算(HPC)系统规模的增大导致的通信延迟和物理电缆长度增加等不利因素,提出一种新的用于高性能计算机互连的有向指数步长环网拓扑结构。仿真结果表明:与随机步长相比,其可以进一步降低30%的通信延迟,同时降低封装复杂性和物理电缆长度;与固定步长和随机步长拓扑在生成拓扑后计算通信延迟不同,该方案能够在生成拓扑之前考虑延迟。文中还就延迟、封装复杂度、物理电缆长度、可扩展性等方面,将指数步长与固定步长和随机步长的拓扑结构进行了比较。
科研之友
微信
新浪微博
Facebook
分享链接
