摘要
传统的卷积神经网络需要大量的运算单元和繁琐的数据存取,导致计算速度较慢,效率不高.本文设计了全新的数据块结构以充分利用数据复用,大大减少数据读取次数,并且全面调用FPGA的并行运算资源,同时进行多个乘加操作,实现了高效并行卷积计算电路.将权重和偏置参数分别融合、最优化量化,减少了内存占用.通过以VGG16作为测试网络,在识别Imagenet数据集时,精度仅损失了0.02%,在200 MHz的情况下,吞吐率达到了129.6 GOPS,功耗仅为5.26 W.
-
单位中国电子科技集团公司第三十二研究所; 大连理工大学