铁电存储器单元信号的测试与研究

作者：翟亚红; 李威; 李平; 胡滨; 李俊宏; 辜科

来源：微电子学, 2013, (06): 792-796+801.

• 铁电电容
• 铁电存储器
• 位线电容
• 读出容差 Ferroelectric capacitor
• Ferroelectric memory
• Bit line capacitor
• Sensing margin

基于电子科技大学研制的铁电电容的参数,修正了HSIM软件中的铁电电容模型,利用此模型,设计了2T-2C铁电存储单元的读写电路,分析了位线电容的匹配性问题。完成了铁电电容工艺与标准CMOS工艺的集成,并进行了芯片测试。通过调节位线寄生电容值,得到所设计电路的最大信号电压差(即读出容差)为1.3V,实现了集成铁电存储器单元的正确读写,成功验证了电路读写功能的正确性和模型的准确性,为进一步开发铁电存储器奠定了基础。

• 单位
  电子薄膜与集成器件国家重点实验室; 电子科技大学