摘要

随着深亚微米工艺的发展,集成电路的复杂程度不断提高,单位面积的晶体管数目在不断增加,同时对于芯片高工作频率和多信息处理的需求也逐渐增强,所以芯片的功耗问题正日益变成超大规模电路设计的瓶颈。本文使用Cadence公司推出的新一代布局布线工具Innovus,结合ARM公司28 nm CMOS工艺库,针对GPU特定的功耗组成,完成了新的低功耗物理设计流程。该低功耗设计内容包括新功耗优化流程、早期时钟树和混合摆放等方法。利用这一新颖的低功耗物理设计流程,在保证时序收敛的基础上,功耗可以进一步降低约11%,同时也为后续压缩模块面积提供了空间。