可重构阵列处理器Harris算法并行化实现

作者：吴皓月; 邓军勇; 山蕊; 张玉婷; 贺飞龙

来源：微电子学与计算机, 2019, 36(04): 67-71.

DOI：10.19304/j.cnki.issn1000-7180.2019.04.014

• Harris算法
• 可重构阵列处理器
• 并行性

本文提出可重构阵列处理器Harris并行化的算法映射方式,其中可重构阵列处理器解决了算法在硬件上修改就需要结构重新调整的缺陷同时簇间并行化解决了算法在软件速度和延时的缺陷.通过modelsim、Xilinx公司硬件设计工具ISE和BEE4开发平台实现Harris算法对分辨率为512*512的图像映射,实验结果表明,整个算法映射时间为0.143 ms,这个时间相比于相同条件下CPU、GPU、FPGA实现Harris算法映射的时间都短.

• 单位
  西安邮电大学; 电子工程学院