一种SRIO交换器内部网络设计

作者：胡孔阳; 韩琼磊; 顾大晔

来源：微电子学与计算机, 2018, 35(09): 10-13.

DOI：10.19304/j.cnki.issn1000-7180.2018.09.003

• SRIO交换器
• 交换网络
• 传输层包
• 跨时钟域
• 仲裁

针对SRIO交换器数据通路的特点,提出了一种交换器内部的互连网络设计.重点解决了实现交换网络的三个问题:1.SRIO端点与端点的跨时钟域转换;2.SRIO传输层包的组合与拆分;3.多个源端点向同一个目的端点请求时的仲裁.使用VerdilogHDL对设计进行了描述,同时设计了SRIO端点模型并与之互连,对交叉网络进行随机测试,通过自动化比对收、发端点的数据包验证设计的正确性.经过验证,本设计可以利用SRIO端点控制器IP基于ASIC或FPGA构建SRIO交换器.

• 单位
  中国电子科技集团公司第三十八研究所