摘要

针对航空发动机全权限数字电子控制(FADEC)系统中解算器信号处理电路存在精度低、温漂大、响应慢、判象困难等缺点,提出一种基于现场可编程门阵列(FPGA)的解算器处理技术,采用DDS激励、模拟积分器、象限判断器等实现信号的调制解调,采集误差不超过0.208‰,温漂不大于0.1‰,谐波干扰影响仅为0.03‰,响应速度达到两个周期以内,克服了激励和反馈相位差的影响,实现了四象限判断。

  • 单位
    南京航空航天大学; 先进航空发动机协同创新中心; 中国航空工业集团公司航空动力控制系统研究所

全文