Midori密码算法FPGA优化研究

作者：冯景亚; 李浪^*; 郭影; 黄现彤

来源：衡阳师范学院学报, 2020, 41(03): 44-48.

DOI：10.13914/j.cnki.cn43-1453/z.2020.03.009

• Midori算法
• Verilog HDL
• FPGA
• 硬件实现

基于SPN结构的分组密码Midori是以优化能耗为目的研发的一种应用于资源受限环境的轻量级分组密码。文章对Midori64算法的加密结构进行了优化,并以优化Midori64加密算法面积和提高部件复用率为目的提出了新的基于迭代的硬件体系结构。该结构将白化密钥加和轮密钥加进行了整合,通过多路复用器来完成白化密钥加变换或者轮密钥加变换。综合实验结果表明,基于新的硬件体系结构的Midori64加密算法在资源面积上少了100个LUTS,优化效率达到了26.25%,有效节省了硬件实现面积,同时加密速度提高了20.53%,能耗减少了17.15%。

• 单位
  湖南师范大学; 衡阳师范学院