科研之友
微信
新浪微博
Facebook
分享链接
摘要
针对传统单斜式模数转换器（ADC）和串行两步式ADC在面向大面阵CMOS图像传感器读出过程中的速度瓶颈问题，本文提出了一种用于高速CMOS图像传感器的全并行两步式ADC设计方法，该ADC设计方法基于时间共享和时间压缩思想，将细量化时间提前到粗量化时间段内，解决了传统方法的时间冗余问题；同时针对两步式结构在采样过程中的电荷注入和时钟馈通问题，提出了一种基于误差同步存储技术的误差校正方法，消除了采样电路非理想因素对ADC性能的影响。本文基于55 nm 1P4M CMOS工艺对所提出的方法完成了详细电路设计和全面测试验证，在模拟电压3.3V，数字电压1.2 V，时钟频率250 MHz，输入信号范围1.472 V的设计条件下，本文设计实现的13bit ADC转换时间为512 ns， DNL为+0.8/-0.8LSB，INL为+2.1/-3.5LSB。信噪失真比（SNDR）达到70 dB，有效位数11.33bit，列级功耗47μW。相比于现有的先进ADC，本文提出的方法在保证低功耗高精度的同时，ADC转换速率提高了74.4%以上，为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑。
- 单位
