基于FPGA的双二进制Turbo译码器的硬件实现

作者：林毅; 董妮娅^*

来源：微电子学, 2019, 49(05): 664-669.

DOI：10.13911/j.cnki.1004-3365.190033

• 双二进制Turbo码
• 并行译码
• FPGA
• 滑动窗

针对宽带电力载波通信中采用的双二进制Turbo译码器,给出了一种基于FPGA的并行实现方案。该方案采用无交叠滑动窗的多路并行分块以及流水线结构,以Xilinx的XC7K410T为硬件平台,采用Verilog硬件描述语言来设计实现,给出了不同并行块数的实现结果。当数据块长为520字节时,4次迭代后,数据速率可达200 Mbit/s。测试结果表明,该方案占用资源少、译码速度快、性能指标满足要求,具有较好的应用价值。

• 单位
  重庆邮电大学; 重庆邮电大学移通学院