除拖尾系数外的非零系数幅值的编码过程是CAVLC编码过程中计算量最大、复杂度最高、编码延时最长的部分,且无法利用大规模的并行处理来缩短时钟周期数,一定程度地造成了编码瓶颈。本文优化了串行实现方法,设计了一种基于三级流水线和并行处理相结合的双路并行幅值编码器,节省了时钟周期数,并能提供稳定的数据吞吐率。优化编码查表法,减少存储资源消耗,有效提高了工作频率。
科研之友
微信
新浪微博
Facebook
分享链接
