衬底寄生电阻对高压器件ESD性能的影响

作者：林丽娟; 喻钊; 韩山明; 蒋苓利; 张波

来源：微电子学, 2011, (05): 766-769.

• ESD
• 高压器件
• 衬底寄生电阻 ESD
• High-voltage device
• Substrate parasitic resistance

随着高压集成电路的广泛应用,高压器件的ESD性能越来越受广大设计者的重视。从理论上分析了衬底寄生电阻对高压LDMOS器件ESD特性的影响,采用几种结构,对上述参数进行优化,并在0.35μm BCD工艺下进行流片试验。测试结果表明,优化衬底电阻可以有效地提高器件的ESD泄放能力,最优结构的二次击穿电流由原始器件的0.75A增大到3.3A。

• 单位
  电子科技大学; 电子薄膜与集成器件国家重点实验室