科研之友
微信
新浪微博
Facebook
分享链接
摘要
SR锁存器物理不可克隆函数(Physical Unclonable Function, PUF)是基于FPGA实现的最流行加密应用，在轻量级物联网设备中拥有广阔的市场。为了实现对称无偏SR锁存PUF，研究人员提出了不同的实现方法，这些方法增加了面积消耗。该文提出一种新型的基于MUX单元的延迟门来构成M＿SR PUF单元，并将稳定状态下SR锁存器的输出提取作为PUF的响应。为了验证所提出的M＿SR PUF，该文在Xilinx Virtex-6,Virtex-7和Kintex-7 3个系列的FPGA上进行了实现。值得一提的是，对称布局通过“硬宏”实现相对简单，保证了PUF更好的性能。实验结果表明，所提出的M＿SR PUF可以在超宽范围的环境变化(温度：0°C～80°C；电压：0.8～1.2 V)下稳定工作，平均唯一性为50.125%。此外，所提出的M＿SR PUF单元具有低开销的特点，仅消耗4个MUX和2个DFF，并产生适合硬件安全应用的高熵响应。
- 单位
