科研之友
微信
新浪微博
Facebook
分享链接
摘要
本发明公开了一种稀疏Cholesky分解硬件加速系统及其求解方法,该系统包括FPGA侧硬件部分和CPU侧软件部分；FPGA侧硬件部分包括矩阵输入及基本运算模块、更新矩阵生成模块和扩展加和模块；CPU侧软件部分包括辅助矩阵生成模块、并行调度模块和回退计算模块。本发明充分利用了FPGA流水线化的特性,使用FIFO通道同步具有不同计算速率的模块,从而减少了片上SRAM资源的使用,并降低了计算矩阵分解的整体延迟。除此之外,本发明通过CPU和FPGA联合求解的方式使可处理的矩阵规模不再受限于FPGA硬件资源,提高了系统在真实场景中的可靠性。
- 单位
