摘要

在数字电子技术中,组合逻辑电路是其重要组成部分,其可以实现1+1=10的功能。为了验证组合逻辑电路的部分结,论利用VB语言对其进行仿真实验,以显示译码器为例与Multisim和Proteus的51单片机联合仿真效果进行对比,并对其结果加以分析和总结。